댓글이 붙으리라고 생각은 하지 않으셨겠지만, 쟁이라서, (훈수안두는 정도면
수양이 된 사람이라고 합니다만, 저는 전혀 수양이..)
그렇게 schematic to schematic conversion을 하시면, timing문제는 어떻게
해결하시렵니까 ? 요즘 tool들은, description에서 synthesis하기는
좋지만, schematic to schematic하기는 좋지 않은데.
노가다가 크신 것은 이해가 가지만, 그 노가다가 무의미해 질까봐
더 걱정이 됩니다. 시뮬레이션을 확실히 돌리셔야 하는데.
또, 한칩에 다 안들어갈 위험도 있으니까요.
또, clock rate가 너무 높으면, 또 문제가 달라지거든요.
속을 잘 알면, 속도를 상당히 올릴 수 있지만, 하루이틀에
되는 일이 아니고.
빠른 device를 갖고 있다고들 주장하지만, 막상 구하려고 들면,
납기 두달, 뭐 그래버리거든요. 여기 실리콘 밸리에서도
그런데, 우리나라에서야.
여기서라면, 차라리, 새로 설계하시는 것이 나을 것이라고 하고싶습니다만.
건투를 빕니다.
--
Gyudong Kim % c/o Silicon Image, Inc. 10131 Bubb rd, Cupertino, CA 95014, USA
chilly % Phone +1 408 873 3111 145 Fax +1 408 873 0464
Fabiano % http://asadal.snu.ac.kr/~chilly, chilly@siimage.com